Cloud Core Router CCR-1036 a malé zamyšlení

[hapi]

ok... co si od toho slibujete? co slíbil mikrotik? a kdy se to dostane na pulty v ČR.

[zdenek.svarc]

To by nám mohli říct kluci, až se vrátí z varšavského MUMu.

[Viktor Novotný]

Tak treba Mato Krug ( na MUMu byl ) me vcera psal, ze by to melo byt za neco kolem 700 eur a dostupne v lete ... vic zatim nevime

[David2006]

Hm a na to napájení se asi ani neptali, co?

[ludvik]

UBNT si v tom svém routeru může dovolit relativně cokoliv za CPU, když tam má být ASIC čip pro HW routing.

Je to asi tak rok co ubntu oznámilo ten jejich core router a pokud se nepletu, mělo tam bejt dvoujádro co je v RB1100AHx2. jooo to bude super, to utahne celou naší sít + shaping jooo. RB1100AHx2 přišla a je to krám.

[David2006]

Třeba se na to za tejden někdo v Chicagu přeptá jak jsou s tím daleko a nebo... .

[honzam]

dokonce produktu zaplatili vlastní doménu to bude něco

http://cloudcorerouter.com/

[Walkeer]

sundej ty růžový brýle prosim tě. Tohle nebude nijak moc výkonný než RB1100AHx2. Propustnost paketů je lepší díky lepšímu paměťovýmu systemu. DDR3 a navíc v dualu. O těhle procesorech se píše dlouho. Například to, že se používaji pro specifický výpočty který zvládaji dobře asi tak jako kalkulačka 1+1. Nicméně když se podíváš, tak to zvládne dekodovat pouze 2x 720p video streamy a to se tam radši nepíše o bitrate a hlavně už nikdo nekouká na to že to dneska zvládne i chipset NM10 k novýmu atomu. Proč to asi ten 36core procák zvládne tak blbě? no, proč by to měl zvládnout dobře když to jsou primitivní jadýrka bez možnosti zpracovávat instrukce mimo pořadí, dál se tam nic nepsalo o prediktivních jednotkách a už vůbec ne o FPU části jádra a neni to out-of-order. Tohle všechno to jedno jadýrko pošle do kolen čímkoliv. Nemohl jsem si nevšimnout že se ani nikde neuvádí jak dlouho trvá zpracování instrukce natož jak dlouho mu bude trvat zpracovat nějakou složitější instrukci. Pak totiž budeme mít jenom hodně slabích jader k ničemu. Pak se taky koukni že na každym switchy uvnitř cpu se zvyšuje latence. Poslední jadýrko v řadě tim bude trpět. Navíc ukočírovat tohle kernelem spotřebuje taky hodně výkonu.

Já to fakt nevidim dobře. Ty procesory nikde nevystavujou jako super bombu na trhu. Párkrát se o nich něco napsalo protože maji hodně jader ale tak vem si, plocha cpu malá, hodně cache a hodně jadírek, 5 a víc let stará výrobní technologie... a to má soupeřit s čim? s x86? ha ha ha... už se těšim na to zklamání. To je asi tak jako ARM v telefonu taktovanej na 1.6GHz a bogomips má čtvrtinový proti jádru atomu.

Až se tam nahrnou nějaký mangle, filtry a qtčka... pujde to do kolen jako x2ka.

Hapi, Atom je take in order a neda se rici ze by byl nejak ultra pomalej pro sitovy operace. Ten mnoha-jadrovy procak mi trochu pripomina moderni GPUcka, myslim ze jsem nekde celt ze to je trochu mix mezi CPU a GPU, nebo ze to alespon z dalky vypada podobne jako GPU. Asi se dohodneme na tom, ze moderni GPU nejsou zrovna pomale, ze?

[hapi]

ale jo to ti neberu. Jenomže GPU například nebude tak lehce zvládat jiný operace a vláště ty, který se nedaji paralelně dělit. Atom neni ultra pomalej ale pomalej je a to dost. Vem si starou P3 a novýho atoma na routing/shaping a P3 to udělá levou zadní, atom se bude potit a to má dvě jádra a je vyzbrojen DDR3 pamětí. Jo, výrobci se u GPU oháněji kolik to zvládne gigaflopsů což je jednotka nic neříkající ovšem spustit na GPU operační system už asi taková výhra nebude. Kdyby to bylo tak jednoduche, proč by někdo vymejšlel do telefonů část chipu pro gpu a část pro cpu. Každá totiž umí něco co ta druhá dělá velmi obtížně.

Ale nechme se překvapit. Já tomu nevěřim ani za mák že to bude nějak kloudně něco zvládat. Je to navržený uplně jinym směrem i když podobnym.

[honzam]

Dle infa http://routerboard.com/CCR1036-12G-4S
to vypadá že bude fungovat pouze s V6. A víme jak to chodí s novými verzemi

[Walkeer]

Podle http://www.mikrotik-routeros.com/2012/03/mikrotik-cloud-core-router-ccr-1036/ v tom na 99% bude Tilera GX8036: http://www.tilera.com/sites/default/fil ... 010-01.pdf
Specifikace jsou proste impressive, k tomu nejde rict nic jineho:

vyber ze specifikaci:

Powerful Processor Cores
• 36 cores @ 1.0 to 1.5 GHz
• 64-bit architecture (datapath and address)
• Three execution pipelines

Cache
• 12 Mbytes total on-chip cache
• Dynamic Distributed Cache (DDC™) scalable hardware coherence

iMesh Interconnect
• Five independent mesh networks
• 66 Tbps aggregate bandwidth
• Non-blocking, cuthrough switching with 1 clock cycle per hop

Networking Interfaces
• Up to sixteen 10/100/1000 SGMII ports
• Egress QoS queuing and traffic shaping support

mPIPE™ Wire-speed Packet
Engine
• C-programmable classification
• 60 Mpps performance for
minimum size packets
• Programmable checksum and
CRC offload for packet headers
and payload
• Multi-mode Load-balancer with
direct-to-cache packet delivery
• Flexible buffer manager with
32 configurable memory
domains

Crypto and Compression Acceleration:
• MiCA™ engines deliver
low-latency, high-bandwidth
offload
• 40 Gbps encryption throughput
• Support for IPsec, SSL, TLS,
MACsec, SRTP, 3GPP
• Public Key accelerator (RSA,
DSA, DH, ECC)
• True random number generator
• Deflate compress/decompress
with Gzip compatibility

ten iMEsh Interconnect me hodne zaujal, docela by me zajimalo jak toho docili, protoze celkova propustnost 66Tbps je neco naprosto nevidaneho a pokud to ma vazne latenci 1 clock cycle, tak je to skoro k neuvereni.
16 nezavislych GbE portu se urcite hodi, navic to umi i 10GbE, takze se mame do budoucna na co tesit.
Jako uzke hrdlo vidim pouze dva DDR3 pametove radice, myslim ze by se jich hodilo vic.
Docela by me zajimalo, co presne bude ten mPIPE packet engine resp. jak to bude ROS umet pouzivat.

Velky otaznik je, jak se to klukum podari vyuzit v ROSu, ale pokud to vyuziji jen z pulky, je to porad dost mazec.

[Leeonek]

ano, za predpokladu neexistence hw a sw chyb, by to zcela jiste bylo impressive :)

[hapi]

nesmíš číct jenom výtažky. Musíš to číst celí a jinde. iMesh interconnect je ta síť co propojuje ty jadýrka mezi sebou a mezi ostatními periferiemi. 1 clock per hop že se to předává mezi jádry nebo periferiemi s patencí 1 cyklu. To moc růžový neni když krajní jádro se k ramce dostane za 8 cyklů a to ještě za pomoci ostatních jader i když ne tedy jejich výpočetních částí. Pak to pošle do ethernetu a zase třeba 6 cyklů. Problem v DDR3 nevidim. Koukni se někdy kolik dat zpracovává taková moderní hra a kolik toho musí těma zběrnicema protýct. Routing je proti tomu úplná nula.

[Walkeer]

nesmíš číct jenom výtažky. Musíš to číst celí a jinde. iMesh interconnect je ta síť co propojuje ty jadýrka mezi sebou a mezi ostatními periferiemi.

ze iMEsh je ten crossbar je zrejme, me spis nebyla jasna ta propustnost a latence, pripada mi to sci-fi.

1 clock per hop že se to předává mezi jádry nebo periferiemi s patencí 1 cyklu. To moc růžový neni když krajní jádro se k ramce dostane za 8 cyklů a to ještě za pomoci ostatních jader i když ne tedy jejich výpočetních částí. Pak to pošle do ethernetu a zase třeba 6 cyklů.

To vis odkud, ze se to scita? Ono ale i 8 cyklu je super, to nemaji ani nektere L2 cache, u RAM se latence to pocita na stovky CPU cyklu.

Problem v DDR3 nevidim. Koukni se někdy kolik dat zpracovává taková moderní hra a kolik toho musí těma zběrnicema protýct. Routing je proti tomu úplná nula.

Tady je dost zasadni rozdil. Moderni hra sice prenasi obrovske objemy dat, ale tipuji ze v pomerne velkych baliccich (burst), tedy nemyslim si ze tam bude hodne IOps, pokud to tak muzu nazvat. Naproti tomu routing > Mpps muze znamenat miliony jednotlivych nezavisliych malych operaci a to uz problem byt muze, to totiz DDRx pameti moc dobre neumeji, viz jejich pomerne velka latence. DDRx pameti maji vysoky burst, ale v tzv. motylkovem steni, tedy random accessu, zrovna neexceluji.

Kazdopadne verim, ze ten CPU jako takovy je navrzeny dobre, neni to jejich prvni podobny procak. Spis jsem zvedav kolik z jeho potencialu dokaze ROS vyuzit a jak moc buggy to bude

[hapi]

když ten cpu vyšel což už je asi emm tak 1-2 roky, tak vyšla popsaná funkce tušim na ditt.cz a že na každym předávaci uzlu což je každej bod v tý mřížče, to nabere 1 cykl. Do toho se nepočítá latence jakýkoliv cache!! to je pouze latence když jádro chce data z ramky tak se to k tomu ještě nasčítá. Ano, na normální x86 by to udělat nešlo protože má velký jádra a latence by byly ještě větší nicméně tady jsou to primitivně jednoduchý a malinký jadýrka tak proto malinký latence. Z ramek to samozřejmně menší latencí nedostane než latence samotných ramek + mřížka v cestě.

Udávaná propustnost je teoretická maximální jak už to tradičně bejvá. Tedy nereálná a bez jakýhokoliv zasahování do datovýho toku, prostě syntetickej test. Podle mě to v realu bude hooodně udejchaný. Nějak jsem zatim nepochopil k čemu mi je banda slabích jader místo pár silných jader. Pochopim to u serverů poskytující obsah kde bude slušnej paralelní tasking nicméně na úrovni jedný operace podstatně pomalejší.